Skip to content 跳到章节

🔌实务与诀窍

Semiconductor Engineer · 每台计算机,手机和武器内部的设计和编织晶体管,使用精确到只有地球上少数工厂能运行的机器.

一眼看清
指标浓度

格子越深,表示该主题在这项指标上越高。

最近审阅 来源与署名媒体署名方法说明

简短问答

一个半导体工程师整天做什么?

这在很大程度上取决于专业。 一个芯片设计工程师在软件上度过了一天,铺设了电路,并模拟了它们在制造任何东西之前的行为. 工序或设备工程师的工作更靠近实际的法布地板,对沉积、牵引和图案硅瓦的机器进行调制,并追查一批产量下降的原因。

在半导体工作需要研究生学位吗?

一个学士在电气工程,材料科学或物理学方面足以成为许多入门级设计和法布角色. 研究重的姿势——高级过程开发,新颖设备架构,在国家实验室工作——通常期望有硕士或博士学位,因为所涉及的物理在大约10纳米以下会真正困难.

来自AI的半导体工程有风险吗?

一些任务已经是: AI工具现在帮助放置和路由芯片布局,对wafer图像中的缺陷进行分类,并生成第一稿验证测试. 在物理上调整一个价值数百万元的蚀刻工具,诊断出以前从未见过的缺陷,或者当一整批瓦片被刮掉时,要承担责任,仍然很难交给模型。

半导体工程师能挣多少钱?

它因国家和专长而大不相同。 在美国,该领域的工程师通常收入很高,有六个数字,随着资历的提高而急剧上升。 在台湾,大多数先进芯片实际上都是制作的,因此与该行业的全球重要性相比,基础工资名列前茅,尽管在全球人才短缺的情况下,基础工资一直在快速上升。

法布和无边公司有什么区别?

A fab是一家生产芯片的物理工厂;拥有和运行一个每代技术花费数百亿美元. 像Nvidia或Qualcomm这样的无名公司,设计芯片但支付TSMC或三星等铸币厂制造这些芯片的费用——由莫里斯·张铸币厂的铸币模型所普及的分拆,始于1987年.

为什么台湾对芯片制造如此重要?.

TSMC成立于1987年的Hsinchu,建造了数十年的制造专有技术,竞争者一直努力复制,现在编造了世界上绝大多数最先进的逻辑芯片. 这种集中,有时被称为台湾的"硅盾",是该岛被远在东亚以外的政府视为战略批评的中心原因.

打开对比实验室

分享本页

半导体工程奖励一种特殊的耐心:一个单一过程的改变可能需要几周的时间才能作为收益结果出现,一个芯片被制造出来后发现的单一设计错误可以花费几个月和数百万美元来修复. 在外地蓬勃发展的工程师往往相信数据而不是直觉,并认为每一个异常现象都值得追踪其物理原因。

飞艇在外观和设计团队中流传下来的,与其说是任何一种工具,不如说是真正的物理和资金制约下的纪律:当实验花费大量瓦片时,如何孤立一个变量,如何读取一个空间图案而不是一个数字,当一个设计经过足够验证,足以冒着不可逆转,昂贵的磁带脱落的风险时.

工作要求什么

858075887065
设备物理和材料直觉
85
统计产出分析
80
电路和逻辑设计
75
失败分析和调试硅
88
跨学科合作
70
工具和设备流利
65

设备物理和材料直觉

了解电子是如何通过特定的材料堆栈移动的,而不只是数据表或模拟器所说的应该发生什么.

统计产出分析

读取 wafer 级别数据,用于空间和统计模式,指出特定工具,过程步骤或设计缺陷.

电路和逻辑设计

将功能要求转换成晶体管,闸门或屏障,这些闸门或屏障一旦制造就实际起作用,而不只是模拟正确.

失败分析和调试硅

物理测试,交叉剖面或成像一个失败的芯片来寻找缺陷的实际根源,而不是从症状推测.

跨学科合作

设计、流程、包装和试验小组之间的协调,这些小组的优先事项在费用、时间表和风险方面经常发生冲突。

工具和设备流利

以电子设计自动化软件在球场的一面进行流利的工作,或者在另一面使用物理的fab设备和计量工具.

一天的样子

移交和批量审查地板和工具检查Regowning and lunch误差和故障分析Cross-team meetings轮班,有待命风险 036912151821 24h
  1. 6–8 移交和批量审查

    审查过夜的瓦片块、工具警报和离班时的统计流程控制图,然后负责地板。

  2. 8–11 地板和工具检查

    实际检查指定的处理工具,确认这些工具在规格范围内运行,并对标有维修或漂移标记的任何设备作出反应。

  3. 11–12 Regowning and lunch

    离开清洁室需要走出兔子套装 通过同样的气闸 进入它, 野外的少数 真正强制休息一天。

  4. 12–15 误差和故障分析

    审查缺陷数据,电测试结果和截面图像,并规划下一次分解槽实验以隔离可疑原因.

  5. 15–18 Cross-team meetings

    与设计工程师、设备供应商的实地工程师和质量小组就工艺改变、新工具资格或制造设计问题进行协调。

  6. 18–6 轮班,有待命风险

    多数工程师的个人时间和睡眠,除了在待命的几周内,工具警报或产生出游可以引发一夜之间回电到fab.

门道

从业者真正口耳相传的技艺——不是鸡汤。

01

每个拆分更改一个变量

当测试一个疑似固定时,运行一个不同的瓦片块,每个瓦片块在完全一个过程参数上都不同,因此收益率变化可以追溯到一个单一的原因而不是一个无法追踪的组合.

Design-of-experiments doctrine, formalized by Genichi Taguchi and standard in fab yield engineering
02

在相信仪表板前走动

统计软件可以滞后或错误地报告一个工具的真实状态;有经验的工程师在授权大量发布之前实际检查设备及饼饼载体,而不是只信任屏幕.

Standard technician-to-engineer floor discipline at high-volume fabs
03

在你测量之前,第一个硅是谎言

新制造的芯片的首个功率操作很少发生故障或成功;工程师探测真实的测试点并将其与模拟相比较,而不是假设芯片或模型是自动正确的.

Bring-up lab tradition dating to the Mead–Conway design era
04

在它杀死收益之前先杀死所有的人

当早期的数据表明一个瓦片块出错时,立即拆卸它通常比让沉没成本思维先通过几个更昂贵的工艺步骤携带它更便宜.

Fab operations doctrine, sometimes called 'scrap fast, learn fast'
05

用于高级节点的照相盒可以花费数百万美元,需要几周才能制作,因此设计团队在磁带解禁前详尽核实一个布局,而不是计划事后修正错误.

Chip design lore, sharpened once advanced-node photomask costs became a binding constraint
06

读一下华佛地图,不只是数字

单个收益百分比隐藏着空间规律——边缘效应,靠近瓦费尔中心的一个热点——指向特定工具或过程步骤;工程师在形成假说前可视化故障位置.

Standard failure-analysis practice since automated wafer mapping spread in the 1980s–90s

行当的工具

电子设计自动化套件

Cadence Virtuoso或Synopsys工具等软件,在任何硅制造之前很早就用于铺设,模拟和验证芯片的电路.

Lithography scanner

将电路图案投射到瓦片上一个光敏层的机器;最先进的版本几乎完全由ASML建造,使用极端紫外线.

扫描电子显微镜( SEM)

用于检查缺陷,测量芯片的特征大小,并检查芯片的截面,其分辨率远远超过任何光学显微镜所能达到的.

自动测试设备(ATE)

测量测试器,电探测器 每一个死亡在饼上, 排序工作芯片 失败前,它们被包装。

统计过程控制和产量管理软件

能够实时追踪成千上万个流程参数的平台, 显示漂移并把它们与收益结果联系起来。

人如何在此失败

追死一个人 而不是面包机的图案

将一个单一的失败芯片作为整个故事来看待,而不是检查失败是遵循一个空间模式还是统计模式,跨越指向实际根源的批量.

跳过分块测试预感

推出一个全过程 改变直觉,而不是先在受控的块块上测试, 冒着一个昂贵的, 宽广的产量游览 华夫饼已经花费了数千美元。

"足够好"的提法

在不完全核实其行为的情况下,将设计发送到真实世界的温度和电压角上,因为制造后捕获的窃听器可能花费数月和数百万美元来修复而不是一个下午的模拟.

相近职业

不限同一领域,六项评分最接近的职业。

继续探索

继续探索

工程·技术领域的其他职业